Photo by Holly Stratton on Unsplash

3D IC — 半導體也搞疊疊樂?

--

日期:2021/05/17
文:
B.H. Huang / 校稿: Y.C. Lo , C.H. Chen

這一年多來由於疫情的關係,世界各地動盪不已,半導體晶片的供應面臨嚴峻挑戰,台灣身為全球少數的幸運之地,一夕之間,各大強國都來尋求台積電的產能支援,台積電也確定會去美國和日本設廠,加強產業合作關係。其中,在日本東京的研發中心更會著重在「3D IC」,究竟 3D IC 是什麼技術值得讓日本與台積電周旋這麼久呢?

摩爾定律又是你

在《摩爾定律 — 半導體產業的神秘力量》我們曾經向大家介紹半導體業鼎鼎有名的潛規則「摩爾定律」:IC上可以容納的電晶體個數大約每兩年就成長一倍。因此,經常聽到的台積電又推出幾奈米的製程技術,就是想讓同一片晶片上可以多塞一些電晶體,運算效能也會跟著提升。

延伸閱讀:《摩爾定律 — 半導體產業的神秘力量》

可是呀,不知道大家有沒有發現,這一兩年台積電在進行量產的技術都已經到「7 奈米」、「5 奈米」了,儘管更小的 3 奈米、2 奈米製程,台積電也在如火如荼地研發中,但顯然已逼近電晶體的物理極限,難道摩爾定律的傳說就要這樣畫下休止符嗎?

雞蛋別放在同一個籃子,IC 也是

既然「縮小電晶體」已經有明顯的極限,那麼還有什麼地方可以繼續縮小 IC 的體積和面積嗎?聰明的科學家和工程師把腦筋動到了整片主機板上,並想出了 SoC(System on a Chip)這個方案,即把各種不同的功能的IC像是CPU、GPU、記憶體等透過重新設計電路的方式,配合日益精進的製程技術,直接做成一顆稍大但功能一應俱全的 SoC 晶片。例如你各位手上的智慧型手機,就是受惠於 SoC 技術才能如此輕薄短小!

蘋果近日推出專為 Mac 設計的 M1 晶片,是 SoC 工藝的極致展現。你可以想像整台筆電就靠這小小一個晶片驅動嗎? / Source:https://reurl.cc/xgn8NV

延伸閱讀:SoC — 處理器的魔術大空間!

這種方式的確大幅減少晶片所需的面積,同時又不會犧牲太多運算效能,然而,隨著近幾年對於 IC 功能要求越來越多,導致 SoC 晶片的面積也隨之加大,製作難度上升的同時良率更難保證,再加上 5G 以及 AI 運算的興起,晶片運算方式需要更大的靈活性,原本設計較複雜的 SoC 晶片得花更多時間重新設計。

Chiplet — 分久必合,合久必分

在此瓶頸下,有人提出了 Chiplet(小晶片)的概念,即將 SoC 晶片各個不同功能的部分再獨立出來做成小晶片,這樣的好處是當個別晶片面積縮小且電路設計較為簡單時,製作難度就會下降、良率跟著提升,此外,小晶片也可以根據個別情形設計出最適合他們的製作方式。

圖為 AMD 今年針對伺服器結構發表的 chiplet 技術。可以看到隨著產品世代演進,越來越多小晶片被分割獨立出來,在只增加些微的面積下,大幅降低了晶片的製作成本 / Source:https://reurl.cc/dV6QzM

就好像原本一個大蛋糕內餡包含戚風蛋糕、海綿蛋糕、起司蛋糕、磅蛋糕,每種內餡需要的溫度、烘烤時間、質地都不一樣,想要一起做出來難度相當高,很容易這邊還沒烤熟但另一側已經燒焦。但如果每種蛋糕都分開來製作,最後再組裝起來,不僅可以為每種蛋糕內餡設計最適合的食譜,還不容易做失敗。

而怎麼把這些蛋糕內餡組合起來,就是 3D IC 技術大展身手的時候了。

從 2D 到 2.5D 到 3D

事實上,上述的 chiplet 小晶片一開始從晶圓上切下來時,還是「晶粒」的狀態,必須用塑膠殼或陶瓷殼包起來後,才是平常我們把手機背板打開裡面一片片的「晶片」。

假如上述的 chiplet 做完後直接包起來,再安裝到主機板上的話,由於晶片之間還要拉很多金屬導線,其實整體面積還是很大,因此,就有人發明出「2.5D IC」,也就是把上述一顆一顆的小晶粒,直接一起黏到另一塊矽基板上(此矽基板已有內部導線)最後再把整塊矽基板封裝起來,安裝到主機板上。

圖為台積電 CoWoS 技術的示意圖。中間淺綠色的 Interposer 即為連接上面各個 chiplet(DRAM、SoC) 的矽基板, / Source:https://reurl.cc/ZQpZ6g

如此一來,2.5D IC 便可以直接透過矽晶板溝通,而不需要像傳統 2D 封裝一樣還要在晶片與晶片拉導線,節省許多空間,例如台積電的 CoWoS 封裝技術即為一成功案例。

而 3D IC,則是直接把連接各晶粒的矽基板拿掉,把好幾片晶粒直接疊起來,然後在晶粒之間挖洞並填入金屬,讓晶粒與晶粒間傳輸訊息的距離縮到最短,不僅訊號傳輸速度更快,而且把原本散布整個面的 IC 疊起來,在主機板所占面積也會大幅減少。

結語:疊了才知道有多難

這樣聽起來,感覺 3D IC 應該是晶片封裝最好的解方,可是從被提出到現在已經 10 年了,卻未曾成為主流的製作方式呢?其實,把晶片直接堆疊起來會有一個問題:晶片容易過熱。事實上,傳統封裝後的晶片,就是靠外層包裹的塑膠殼和陶瓷殼幫忙散熱,假如把晶片全部疊在一起,晶片運算時產生的熱將難以散去,甚至最後晶片會因此融化。

因此,目前 2.5D IC 在半導體業界相較於 3D IC 是更成熟穩定的技術,而顯然散熱的問題沒有被解決的一天, 3D IC 就很難成為下個世代半導體的解答。

有趣的是,由於 chiplet 和 2.5D IC 的興起,許多晶圓製造公司也將觸手深進先進封裝的領域,例如台積電去年推出 3DFabric 的技術平台,整合公司內部 3D IC 相關技術,提供客戶更加彈性靈活的晶片搭配,這讓原本的晶片封裝廠像是日月光備感威脅,意識到自己必須與時俱進,才不至於在下一個技術浪潮前淹沒。

因此,可預見未來 3D IC 將會大大地影響半導體的產業板塊,甚至重新洗牌公司間的合作模式,就讓我們拭目以待吧!

看完這篇文,可以幫我們按 5下clap!

看完而且喜歡的話,可以幫我們按 15下clap!

如果想看我們繼續寫更多文章的話,直接拍到 25下吧!

最後想了解更多 SemiKnow 的話,歡迎追蹤按讚我們的粉絲專頁:

SemiKnow半知半解,就想輕鬆聊半導體!

本文章由SemiKnow半知半解所有,如需轉載請來信告知semiknow.official@gmail.com,如未經同意隨意修改文章發佈視為抄襲剽竊,請不要挑戰智慧財產權謝謝!

--

--

Semiknow 半知半解
Semiknow 半知半解

Written by Semiknow 半知半解

Hi~我們是SemiKnow,兩位來自台大以及交大的碩博生,就想以輕鬆有趣的方式讓你認識半導體!

No responses yet